


דילמת הסיליקון: תכנון שבב בטכנולוגיית CMOS או בטכנולוגיית SiGe

להתבגרות טכנולוגיית ה-90 CMOS-ננו-מטר השלכה ישירה על תכנון מערכות תקשורת מורכבות. בניגוד לעבר, ניתן כיום לממש את המרכיב הדיגיטלי והמרכיב האנלוגי האלחוטי בשבב יחיד, ולהשיג הפחתה משמעותית בעלות, בסיכון ובזמן היציאה לשוק



מבט אל תוך שבב CMOS שיקולי התכנון מושפעים מרמת המזעור

עדי כתב

במהלך התכנון של שבבים אלקטרוניים המשלבים דרגה דיגיטלית ודרגה אנלוגית או RF, יש צורך לנתח את הביצועים המתקבלים משימוש בטכנולוגיות סיליקון שונות.

עד לא מזמן היה ברור שכדי לשלב דרגה דיגיטלית, דוגמת מערכות על שבב (SoC) ודרגת RF בתדר שיען גבוה, יש צורך לשלב שבב דיגיטלי בטכנולוגיית CMOS עם שבב אנלוגי בטכנולוגיית SiGe. אולם עלויות שני השבבים מאלצות לבחון קודם את האופק העסקי וממנו להגיש פתרון טכנולוגי. פתרון המשלב שבבים, אנלוגי ודיגיטלי, מאפיין טכנולוגיות או תקנים המצויים בשלב אימוץ התחלת.

יישומי Wireless רבים מורכבים ממספר שבבים (Chip Set) בטכנולוגיות CMOS ו-SiGe. התכנון מושפע מאילוצים רבים, ובחירת טכנולוגיית הסיליקון נעשית במספר מימדים: מורכבות (שבב יחיד לעומת מספר שבבים), גודל סיליקון, אינטגרציה מערכתית וצריכת הספק/נצילות אנרגיה. לצדם, קיימים גם מימדים נוספים.

דרישות מחיר קשות

בשנים האחרונות מתרבים השבבים בתעשייה המשלבים תכנון אנלוגי ותכנון דיגיטלי ומשמשים במוצרים הנאלצים להתמודד בשווקים תחרותיים ביותר. מחיר השוק של יישומי WLAN, Bluetooth, ואחרים יורד משנה לשנה והופך למדד מרכזי בבחירת הטכנולוגיה. הדבר מכתוב שילוב אינטנסיבי של בלוקים מוכנים מהמדף (Silicon Verilog/VHDL IP Cores - SIP) להורדת הזמן וסיכוני התכנון.

כיום, טכנולוגיית CMOS היא טכנולוגיה בוגרת והדבר מסייע בשילוב שתי הדרגות. גיאומטריית 90 ננו-מטר מהווה יתרון גם למרכיב הדיגיטלי וגם למרכיב האנלוגי. נוכל להדגים זאת ביישום Bluetooth. אשר נפוז היום

המרכיב הדיגיטלי של Bluetooth הוא קטן ומגיע לכ-200 אלף שערים בלבד. שילוב דרגת ה-RF בטכנולוגיה 0.13μ היא סטנדרטית, אולם שבב זהה, בטכנולוגיית 90 ננו-מטר, מספק פריצת דרך בנושא המחיר.

תחום מעניין נוסף הוא תקן 802.11n. הוא מתאפיין בתדר RF של 5Ghz, הממומש לרוב בטכנולוגיית הסייליקון SiGe. כך מתקבל פתרון בשני שבבים: שבב דיגיטלי הכולל מעבד ורכיבים היקפיים ושבב אלחוטי. גם במקרה זה טכנולוגיית 90 ננו-מטר מספקת פריצת דרך טכנולוגית, מאחר והיא מאפשרת לקבל קצבים גבוהים (שלא כמו 0.13μ). כלומר, כדאי לבחור בטכנולוגיית CMOS אחת לשתי דרגות הרכיב, וליהנות מצריכת ההספק הדרושה, פישוט של המערכת, והקטנת השטח והמחיר. מגמת המעבר מפתרון המורכב ממספר שבבים לפתרון המורכב משבב בודד מתרחשת גם בשווקים נוספים. לעומת זאת, גדל משקלו של שילוב הליבות SIP לצורך הפחתת הסיכון וזמני הפיתוח.

שימוש חוזר בתכנונים קיימים


ראוי להדגיש שהשימוש בטכנולוגיית CMOS עבור המרכיב האנלוגי וה-RF, נותן גמישות הנובעת משימוש חוזר של Layout, בניגוד לשימוש בטכנולוגיית SiGe. ביישומי 802.11 בשוק האלחוטי, היתרונות ברורים מאוד. מרגע שמרכיב ה-RF תוכנן בטכנולוגיית 90 ננו-מטר, ניתן להשתמש בתכנון כרכיב אחד או כרכיב משולב דרגה דיגיטלית (SoC), או אף ברכיב המשלב מספר ערוצי 802.11 בשבב אחד.

שילוב הדרגה הדיגיטלית והאלחוטית ברכיב אחד ובאריזה אחת, מאפשר הוזלה משמעותית של המחיר ללקוח. נוכל להשתמש ב-Layer של דרגת ה-RF כולה מספר פעמים באופנים שונים: כשבב בודד המשלב MAC (המרכיב הדיגיטלי) עם ה-RF לפתרון בשבב אחד (Single Chip Solution), כשבב RF בעל מספר ערוצי RF כשהמרכיב הדיגיטלי בחוץ (לרוב, נשתמש בשבב קודם שפותח). ניתן כמובן לשלב את המרכיבים באריזה אחת או להשתמש בחלק מה-Layer, כמו-PLL, LNA, ועוד, בשבבים הבאים שנפתח, להתאמתם לשינויים עתידיים בתקן, כמו למשל המעבר מ-802.11n ל-802.11n.

שיקולי הספק

ההתלבטות בין SiGe ל-CMOS היא קשה, במיוחד מהיבט התכנון מחדש של הרכיב. טכנולוגיית SiGe מתאפיינת בצריכת אנרגיה נמוכה ואמינות ייצור גבוהה. אף על פי כן, הבחירה ב-SiGe אינה טריוויאלית, שכן קיימים מפעלים רבים המייצרים שבבי CMOS, והדבר מאפשר להתמקח על המחיר ולבחור ביצרן המתאים לכמויות ולאמינות הייצור הנדרשים. אומנם צריכת הזרם בטכנולוגיית CMOS 90 ננו-מטר גבוהה מ-SiGe ל-0.18μ, אך צריכת הזרם הכללית של הרכיב כמעט משתווה, בשל הקטנת מתח האספקה ב-CMOS, מ-1.8V ל-1.2V.

היבט נוסף טמון בבגרות טכנולוגיית CMOS, המאפשרת להיעזר בבתי תכנון רבים ובעלי ניסיון, בספריות ובלוקים מוכנים ובכלי תכנון בוגרים. כמובן שטכנולוגיה זו תומכת בתדרים הנדרשים ל-RF בצריכת אנרגיה מתאימה, ולפיכך מהווה תחליף נאות ל-SiGe. נציין כי קיימים יתרונות נוספים שלא ציינו, כגון חיסכון באנרגיה הנובע משילוב המרכיבים האנלוגי והדיגיטלי בשבב אחד, פישוט המערכת וחסכון בחיבוריות בין המרכיבים.



הכותב הוא יועץ בתחום חצאי-המוליכים ומנכ"ל חברת KAL (www.KALtech.co.il) המתמקדת במתן ייעוץ וליווי פרויקטי ASIC, ומכירת פתרונות כוללים לשבבים דיגיטליים, אנלוגיים ומשולבים, בלוקים מוכנים (Silicon IP Cores) לשילוב בתכנוני ASIC ו-FPGA.